为了保持信号完整性，必须在高速数字电路中正确使用差分对布线（Differential Pair Routing）。英锐恩单片机开发工程师表示，遵循差分对可以在很大情况下消除EMI问题。
举个例子，当双绞线布线不正确时，在高速PCB板上可能会发生信号延迟，这也意味着该电路将具有较差的信号完整性或根本无法工作。
一、差分对走线技巧
走线长度匹配： 差分对布线时，走线长度匹配应该是头等大事。首先，不要一条线穿过印刷电路板，另一条线不穿过。因为当差分对走线的布线长度不匹配时，时序差异将导致相消干扰并降低信号完整性。所以在开始设计之前，请确保差分对走线相等，并检查它们的失配容差。
并行布线：当你进行差分对布线时，请尽力使它们的走线保持平行。英锐恩单片机开发工程师表示，并行差分对布线有助于消除EMI辐射，并有助于线迹长度匹配。
电气间隙和爬电：分开的差分对应始终保持尽可能远的距离。当多个差分对走线紧密靠近时，会产生许多负面影响。一般距离越远，EMI越小。此外，差分对也需要远离易受EMI影响的组件和布线。
走线不急转弯：走线转弯那是很正常的事，但走线角度越大会比平滑曲线辐射更多的EMI。在差分对布线中，走线方向的任何变化都不应超过45度。
过孔：使用大量过孔并不是好事，如果一定要通孔，应尽量考虑到的信号衰减的问题。英锐恩单片机开发工程师解释，如果通孔使用过多，通孔会大大降低信号完整性，并在差分对中引起破坏性反射。
如果确实要在印刷电路板上使用过孔，请确保缩短过孔的长度。根据短截线的长度，信号甚至可以180度反射回差分对并抵消有用信号。若想减少存根的负面影响，最佳方法是最小化存根的长度。可以通过使用盲孔、掩孔或通过存根进行反向钻孔来最小化存根长度。值得注意的是，所有这些操作都会增加制造成本，因此如果预算有限，则可以简单地在稍微远点的电路板上进行过孔连接。
另外，匹配通孔引起的任何信号延迟量也很重要。可以通过在差分对的两个分支中使用相同数量的过孔，或在不具有过孔的分支上添加一些蛇形布线来实现。
以上就是英锐恩单片机开发工程师分享的有关高速PCB板提高信号完整性的差分对走线技巧。英锐恩专注单片机应用方案设计与开发，提供8位单片机、16位单片机、32位单片机、运算放大器和模拟开关。
.png)
2.png)
